SAK-XC2365B-40F80LR AB INFINEON

• Processeur haute performance avec pipeline à cinq étages et MPU 、
– Cycle d’instruction de 12,5 ns @ horloge CPU 80 MHz (exécution à cycle unique)
– Addition et soustraction de 32 bits en un cycle avec résultat de 40 bits
– Multiplication en un cycle (16 × 16 bits)
– Division de l’arrière-plan (32 / 16 bits) en 21 cycles
– Instructions de multiplication et d’accumulation (MAC) à un cycle
– Capacités améliorées de manipulation des bits booléens
– Exécution de saut à cycle zéro
– Instructions supplémentaires pour la prise en charge de HLL et des systèmes d’exploitation
– Conception basée sur les registres avec plusieurs banques de registres variables
– Prise en charge rapide du changement de contexte avec deux banques de registres locales supplémentaires
– 16 Mo d’espace d’adressage linéaire total pour le code et les données
– Zone de registre de fonction spéciale sur puce de 1 024 octets (compatible avec la famille C166)
– Unité de protection de la mémoire (MPU) intégrée
• Système d’interruption avec 16 niveaux de priorité fournissant 96 nœuds d’interruption
– Entrées externes sélectionnables pour la génération d’interruptions et le réveil
– Fréquence d’échantillonnage la plus rapide 12,5 ns
• Transfert de données à cycle unique piloté par interruption à huit canaux avec contrôleur d’événements périphériques (PEC), pointeurs 24 bits couvrant l’espace d’adressage total
• Génération d’horloge à partir de sources d’horloge internes ou externes, à l’aide d’un PLL ou d’un préscaler sur puce
• Vérificateur de CRC matériel avec polynôme programmable pour superviser les zones de mémoire sur puce
• Modules de mémoire sur puce
– 8 Ko de RAM de secours sur puce (SBRAM)
– 2 Ko de RAM double port sur puce (DPRAM)
– Jusqu’à 16 Ko de données sur puce SRAM (DSRAM)
– Jusqu’à 16 Ko de SRAM de programmes/données sur puce (PSRAM)
– Jusqu’à 320 Ko de mémoire programme sur puce (mémoire Flash)
– Protection du contenu de la mémoire par code de correction d’erreur (ECC)
• Modules périphériques sur puce
– Deux convertisseurs A/N synchronisables avec jusqu’à 16 canaux, résolution de 10 bits, temps de conversion inférieur à 1 μs, prétraitement des données en option (réduction des données, vérification de la portée), détection des fils cassés
– Unité de capture/comparaison à usage général à 16 canaux (CC2)
– Deux unités de capture/comparaison pour une génération flexible de signaux PWM (CCU6x)
– Unité de minuterie multifonctionnelle à usage général avec 5 minuteries
– Jusqu’à 6 canaux d’interface série à utiliser comme UART, LIN, canal synchrone haut débit (SPI/QSPI), interface de bus IIC (adressage 10 bits, 400 kbit/s), interface IIS
– Interface MultiCAN sur puce (Rev. 2.0B active) avec 64 objets de message (CAN complet/CAN de base) sur jusqu’à 3 nœuds CAN et fonctionnalité de passerelle
– Minuterie du système sur puce et horloge en temps réel sur puce
• Jusqu’à 12 Mo d’espace d’adressage externe pour le code et les données
– Caractéristiques de bus externe programmables pour différentes plages d’adresses
– Bus d’adresses/données externes multiplexés ou démultiplexés
– Largeur du bus d’adresse sélectionnable
– Largeur de bus de données 16 bits ou 8 bits
– Quatre signaux de sélection de puce programmables
• Alimentation unique de 3,0 V à 5,5 V
• Modes de réduction de puissance et de réveil
• Minuterie de surveillance programmable et chien de garde oscillateur
• Jusqu’à 76 lignes d’E/S à usage général
• Chargeurs d’amorçage sur puce
• Soutenu par une gamme complète d’outils de développement, y compris des compilateurs C, des packages macroassembleurs, des émulateurs, des cartes d’évaluation, des débogueurs HLL, des simulateurs, des désassembleurs d’analyseurs logiques, des cartes de programmation
• Prise en charge du débogage sur puce via le port d’accès au périphérique (DAP) ou l’interface JTAG
• Boîtier LQFP vert à 100 broches, pas de 0,5 mm (19,7 mil)