SAK-XC2268N-40F80LR INFINEON

• Processeur hautes performances avec pipeline et MPU à cinq étages
– Cycle d’instruction de 12,5 ns @ 80 MHz d’horloge CPU (exécution à cycle unique)
– Addition et soustraction 32 bits à un cycle avec un résultat de 40 bits
– Multiplication à un cycle (16 × 16 bits)
– Division de fond (32 / 16 bits) en 21 cycles
– Instructions de multiplication et d’accumulation (MAC) à un cycle
– Amélioration des fonctions de manipulation des bits booléens
– Exécution de saut à cycle zéro
– Instructions supplémentaires pour la prise en charge de HLL et des systèmes d’exploitation
– Conception basée sur les registres avec plusieurs banques de registres variables
– Prise en charge rapide du changement de contexte avec deux banques de registres locales supplémentaires
– 16 Mo d’espace d’adressage linéaire total pour le code et les données
– Zone de registre de fonctions spéciales sur puce de 1 024 octets (compatible avec la famille C166)
– Unité de protection de la mémoire (MPU) intégrée
• Système d’interruption avec 16 niveaux de priorité fournissant 96 nœuds d’interruption
– Entrées externes sélectionnables pour la génération d’interruptions et le réveil
– Fréquence d’échantillonnage la plus rapide 12,5 ns
• Transfert de données à cycle unique piloté par des interruptions à huit canaux avec contrôleur d’événements périphériques (PEC), les pointeurs 24 bits couvrent l’espace d’adressage total
• Génération d’horloge à partir de sources d’horloge internes ou externes, à l’aide d’une PLL sur puce ou d’un préscaler
• Vérificateur CRC matériel avec polynôme programmable pour superviser les zones de mémoire sur puce
• Modules de mémoire sur puce
– 8 Ko de RAM de secours sur puce (SBRAM)
– 2 Ko de RAM double port sur puce (DPRAM)
– Jusqu’à 16 Ko de données SRAM sur puce (DSRAM)
– Jusqu’à 16 Ko de SRAM de programme/données sur puce (PSRAM)
– Jusqu’à 320 Ko de mémoire de programme sur puce (mémoire Flash)
– Protection du contenu de la mémoire grâce au code de correction d’erreur (ECC)
• Modules périphériques sur puce
– Deux convertisseurs A/N synchronisables avec jusqu’à 16 canaux, résolution de 10 bits, temps de conversion inférieur à 1 μs, prétraitement des données en option (réduction des données, vérification de la portée), détection des fils cassés
– Unité de capture/comparaison à usage général à 16 canaux (CC2)
– Deux unités de capture/comparaison pour une génération flexible de signaux PWM (CCU6x)
– Minuterie multifonctionnelle à usage général avec 5 minuteries
– Jusqu’à 6 canaux d’interface série à utiliser comme UART, LIN, canal synchrone à haut débit (SPI/QSPI), interface de bus IIC (adressage 10 bits, 400 kbit/s), interface IIS
– Interface MultiCAN sur puce (Rev. 2.0B active) avec jusqu’à 256 objets de message (Full CAN/Basic CAN) sur jusqu’à 6 nœuds CAN et fonctionnalité de passerelle
– Minuterie système sur puce et horloge en temps réel sur puce
• Jusqu’à 12 Mo d’espace d’adressage externe pour le code et les données
– Caractéristiques de bus externes programmables pour différentes plages d’adresses
– Adresses externes/bus de données multiplexés ou démultiplexés
– Largeur de bus d’adresse sélectionnable
– Largeur de bus de données 16 bits ou 8 bits
– Quatre signaux programmables de sélection de puce
• Alimentation unique de 3,0 V à 5,5 V
• Modes de réduction de puissance et de réveil avec gestion flexible de l’alimentation
• Minuterie de chien de garde programmable et chien de garde de l’oscillateur
• Jusqu’à 76 lignes d’E/S à usage général
• Chargeurs d’amorçage sur puce
• Pris en charge par une gamme complète d’outils de développement, y compris des compilateurs C, des packages de macroassembleurs, des émulateurs, des cartes d’évaluation, des débogueurs HLL, des simulateurs, des désassembleurs d’analyseurs logiques, des cartes de programmation
• Prise en charge du débogage sur puce via le port d’accès aux périphériques (DAP) ou l’interface JTAG
• Boîtier LQFP vert à 100 broches, pas de 0,5 mm (19,7 mil)