S912XET256W1MAG NXP

• CPU 16 bits CPU12X — Compatibilité ascendante avec le jeu d’instructions MC9S12 à l’exception de cinq instructions floues (MEM, WAV, WAVR, REV, REVW) qui ont été supprimées — Adressage indexé amélioré — Accès à de grands segments de données indépendants de PPAGE • INT (module d’interruption) — Huit niveaux d’interruptions imbriquées — Affectation flexible des sources d’interruption à chaque niveau d’interruption. — Interruption externe haute priorité non masquable (XIRQ) — Interruption interne non masquable de l’unité de protection de la mémoire — Jusqu’à 24 broches sur les ports J, H et P, configurables en tant qu’interruptions sensibles au front montant ou descendant • EBI (interface de bus externe) (disponible uniquement dans les boîtiers 208 broches et 144 broches) — Jusqu’à quatre sorties de sélection de puce pour sélectionner des espaces d’adressage 16K, 1M, 2M et jusqu’à 4 Mo - Chaque sortie de sélection de puce peut être configurée pour effectuer la transaction sur l’un ou l’autre des timeout de l’un des deux générateurs d’état d’attente ou désaffirmation du signal EWAIT • MMC (contrôle de mappage de module) • DBG (module de débogage) — Surveillance des bus CPU et/ou XGATE avec des demandes de point d’arrêt de type balise ou force — La mémoire tampon de trace circulaire de 64 x 64 bits capture les informations de changement de flux ou d’accès à la mémoire • BDM (mode de débogage en arrière-plan) • MPU (unité de protection de la mémoire) — 8 régions d’adresse définissables par tâche de programme active — Granularité de plage d’adresses aussi faible que 8 octets — Pas d’écriture / Non exécuter les attributs de protection — Interruption non masquable en cas de violation d’accès • XGATE — Module de coprocesseur d’E/S programmable et hautes performances — Transfère les données vers ou depuis tous les périphériques et la RAM sans intervention du processeur ni états d’attente du processeur — Effectue des opérations logiques, de décalage, arithmétiques et de bits sur les données — Peut interrompre l’achèvement du transfert de signalisation du processeur HCS12X — Déclencheurs à partir de n’importe quel module matériel ainsi que du processeur possible — Deux niveaux d’interruption pour traiter les tâches hautement prioritaires — Matériel prise en charge de l’initialisation du pointeur de pile • OSC_LCP (oscillateur) — Oscillateur Pierce de contrôle de boucle basse consommation utilisant un cristal de 4 MHz à 16 MHz — Bonne immunité au bruit — Option Pierce à rotation complète utilisant un cristal de 2 MHz à 40 MHz — Transconductance dimensionnée pour une marge de démarrage optimale pour les cristaux typiques • IPLL (génération d’horloge à boucle verrouillée en phase filtrée en interne, modulée en fréquence)
— Aucun composant externe requis — Option configurable pour étaler le spectre pour réduire le rayonnement CEM (modulation de fréquence) • CRG (génération d’horloge et de réinitialisation) — Chien de garde COP — Interruption en temps réel — Moniteur d’horloge — Réveil rapide de STOP en mode d’horloge automatique • Options de mémoire — 128K, 256k, 384K, 512K, 768K et 1M byte Flash — EEPROM émulé 2K, 4K byte — 12K, 16K, 24K, 32K, 48K et 64K de RAM • Flash Caractéristiques générales - 64 bits de données plus 8 bits de syndrome ECC (Error Correction Code) permettent la correction de défaillance d’un seul bit et la détection de double défaut - Taille du secteur d’effacement 1024 octets - Programme automatisé et algorithme d’effacement • Fonctionnalités D-Flash - Jusqu’à 32 Ko de mémoire D-Flash avec des secteurs de 256 octets pour l’accès de l’utilisateur. — Commandes dédiées pour contrôler l’accès à la mémoire D-Flash pendant le fonctionnement EEE. — Correction d’un défaut sur un seul bit et détection d’un défaut sur un seul bit dans un mot pendant les opérations de lecture. — Algorithme de programmation et d’effacement automatisé avec vérification et génération de bits de parité ECC. — Effacement rapide des secteurs et fonctionnement du programme de mots. — Possibilité de programmer jusqu’à quatre mots dans une séquence en rafale • Fonctions EEPROM émulées — Gestion automatique des fichiers EEE à l’aide d’un contrôleur de mémoire interne. — Transfert automatique des données EEE valides de la mémoire D-Flash vers la mémoire tampon de la RAM lors de la réinitialisation. — Possibilité de surveiller le nombre de mots de RAM tampon liés à l’EEE restants à programmer dans la mémoire D-Flash. — Possibilité de désactiver le fonctionnement de l’EEE et d’autoriser un accès prioritaire à la mémoire D-Flash. — Possibilité d’annuler toutes les opérations EEE en attente et d’autoriser un accès prioritaire à la mémoire D-Flash. • Deux convertisseurs analogiques-numériques 16 voies, 12 bits — Résolution 8/10/12 bits — Temps de conversion unique de 3 μs, 10 bits — Données de résultat gauche/droite, signées/non signées — Capacité de déclenchement de conversion externe et interne — Oscillateur interne pour la conversion en modes d’arrêt — Réveil à partir de modes basse consommation sur > de comparaison analogique ou <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
— Filtre d’identification flexible programmable en tant que 2 x 32 bits, 4 x 16 bits ou 8 x 8 bits — Quatre canaux d’interruption distincts pour Rx, Tx, erreur et réveil — Fonction de réveil du filtre passe-bas — Boucle pour l’opération d’auto-test • ECT (minuterie de capture améliorée) — 8 canaux 16 bits pour la capture d’entrée ou la comparaison de sortie — Compteur libre 16 bits avec préscaler de précision 8 bits — Compteur descendant de module 16 bits avec préscaler de précision 8 bits — Quatre 8 bits ou deux Accumulateurs d’impulsions 16 bits • TIM (module de temporisation standard) — 8 canaux 16 bits pour la capture d’entrée ou la comparaison de sortie — Compteur 16 bits à fonctionnement libre avec préscaler de précision 8 bits — 1 accumulateur d’impulsions 16 bits • PIT (minuterie d’interruption périodique) — Jusqu’à huit minuteries avec périodes de temporisation indépendantes — Périodes de temporisation sélectionnables entre 1 et 224 cycles d’horloge de bus — Interruptions de temporisation et déclencheurs périphériques • 8 canaux PWM (modulateur de largeur d’impulsion) — 8 canaux x 8 bits ou 4 canaux x Modulateur de largeur d’impulsion 16 bits — Période et rapport cyclique programmables par voie — Sorties alignées au centre ou à gauche — Logique de sélection d’horloge programmable avec une large gamme de fréquences — Entrée d’arrêt d’urgence rapide • Trois modules d’interface périphérique série (SPI) — Configurables pour une taille de données de 8 ou 16 bits • Huit interfaces de communication série (SCI) — Format standard de repère/espace sans retour à zéro (NRZ) — Format IrDA 1.4 irda-retour inversé (RZI) sélectionnable avec largeurs d’impulsion programmables • Deux Modules de bus inter-IC (IIC) — Fonctionnement multimaître — Logiciel programmable pour l’une des 256 fréquences d’horloge série différentes — Prise en charge du mode de diffusion — Prise en charge de l’adresse 10 bits • Régulateur de tension sur puce — Deux régulateurs de tension linéaires parallèles avec référence de bande interdite — Détection de basse tension (LVD) avec interruption de basse tension (LVI) — Circuit de réinitialisation de mise sous tension (POR) — Fonctionnement des gammes 3,3 V et 5 V — Réinitialisation basse tension (LVR)
• Minuterie de réveil basse consommation (API) - Disponible dans tous les modes, y compris le mode d’arrêt complet - Ajustable avec une précision de +-5 % - Les périodes de temporisation vont de 0,2 ms à ~13 s avec une résolution de 0,2 ms • Entrée/sortie - Jusqu’à 152 broches d’entrée/sortie (E/S) à usage général plus 2 broches d’entrée uniquement - Hystérésis et dispositif de traction vers le haut/bas configurable sur toutes les broches d’entrée - Force d’entraînement configurable sur toutes les broches de sortie • Options de boîtier - MAPBGA à 208 broches - Ensemble quadruple à profil bas à 144 broches (LQFP) - Profil bas à 112 broches quad flat-pack (LQFP) — 80 broches quad flat-pack (QFP) • Fréquence maximale du bus CPU 50 MHz, fréquence maximale du bus XGATE 100 MHz