MCIMX6QP6AVT1AB NXP

• Processeur Arm Cortex-A9 MPCore 4xCPU (avec TrustZone®) • La configuration du cœur est symétrique, où chaque cœur comprend : — 32 Ko de cache d’instructions L1 — 32 Ko de cache de données L1
— Minuterie privée et chien de garde — Coprocesseur Cortex-A9 NEON MPE (Media Processing Engine) Le complexe Arm Cortex-A9 MPCore comprend : • Contrôleur général d’interruptions (GIC) avec prise en charge de 128 interruptions • Minuterie globale • Unité de contrôle Snoop (SCU) • 1 Mo de cache L2 I/D unifié, partagé par deux/quatre cœurs • Deux interfaces de bus Master AXI (64 bits) Sortie du cache L2 • Fréquence du cœur (y compris Neon et L1 cache) conformément au tableau 6. • Coprocesseur NEON MPE — Architecture de traitement multimédia SIMD — Fichier de registre NEON avec registres à usage général 32x64 bits — Pipeline d’exécution NEON Integer (ALU, Shift, MAC) — Pipeline d’exécution en virgule flottante double et simple précision NEON (FADD, FMUL) — Pipeline de chargement/stockage et de permutation NEON Le système de mémoire au niveau SoC se compose des composants supplémentaires suivants : • ROM de démarrage, y compris HAB (96 Ko) • RAM multimédia interne / partagée, à accès rapide (OCRAM, 512 Ko) • RAM sécurisée/non sécurisée (16 Ko) • Interfaces de mémoire externe : — DDR3-1066, DDR3L-1066 16 bits, 32 bits et 64 bits, DDR3L-1066 et 1/2 canaux LPDDR2-800, prenant en charge le mode d’entrelacement DDR, pour deux LPDDR2 x32 — NAND-Flash 8 bits, y compris la prise en charge des formats de page MLC/SLC bruts, 2 Ko, 4 Ko et 8 Ko, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ et autres. BCH ECC jusqu’à 40 bits. — Flash NOR 16/32 bits. Toutes les broches EIMv2 sont multiplexées sur d’autres interfaces. — PSRAM 16/32 bits, RAM cellulaire Chaque processeur i.MX 6DualPlus/6QuadPlus permet les interfaces suivantes vers des périphériques externes (certaines d’entre elles sont multiplexées et ne sont pas disponibles simultanément) : • Disques durs : SATA II, 3,0 Gbit/s • Écrans : cinq interfaces disponibles au total. Le taux total de pixels bruts de toutes les interfaces peut atteindre 450 Mpixels/s, 24 bpp. Jusqu’à quatre interfaces peuvent être actives en parallèle. — Un port d’affichage parallèle 24 bits, jusqu’à 225 Mpixels/s (par exemple, WUXGA à 60 Hz ou double HD1080 et WXGA à 60 Hz) — Ports série LVDS : un port jusqu’à 170 Mpixels/s (par exemple, WUXGA à 60 Hz) ou deux ports jusqu’à 85 MP/s chacun — Port HDMI 1.4 — MIPI/DSI, deux voies à 1 Gbit/s
— Port de caméra parallèle (jusqu’à 20 bits et jusqu’à 240 MHz en crête) — Port de caméra série MIPI CSI-2, prenant en charge jusqu’à 1000 Mbps/voie en mode 1/2/3 voies et jusqu’à 800 Mbps/voie en mode 4 voies. Le cœur du récepteur CSI-2 peut gérer une voie d’horloge et jusqu’à quatre voies de données. Chaque processeur i.MX 6DualPlus/6QuadPlus dispose de quatre voies. • Cartes d’extension : — Quatre ports de carte MMC/SD/SDIO prenant tous en charge : – Spécifications du mode de transfert 1 bit ou 4 bits pour les cartes SD et SDIO jusqu’au mode UHS-I SDR-104 (104 Mo/s max.) – Spécifications du mode de transfert 1 bit, 4 bits ou 8 bits pour les cartes MMC jusqu’à 52 MHz en modes SDR et DDR (104 Mo/s max) • USB : — Un USB 2.0 OTG haute vitesse (HS) (jusqu’à 480 Mbps), avec HS USB PHY intégré — Trois hôtes USB 2.0 (480 Mbps) : – Un hôte HS avec PHY haute vitesse intégré – Deux hôtes HS avec HS-IC (HIGH SPEED Inter-Chip) USB PHY intégré • Port d’extension PCI Express (PCIe) v2.0 une voie — PCI Express (Gen 2.0) complexe bimode, prise en charge des opérations complexes racine et des opérations Endpoint. Utilise la configuration x1 PHY. • IP et interfaces diverses : — Bloc SSI capable de prendre en charge des fréquences d’échantillonnage audio jusqu’à 192 kHz Entrées et sorties stéréo avec le mode I2 S — ESAI est capable de prendre en charge des fréquences d’échantillon audio jusqu’à 260 kHz en mode I2S avec des sorties multicanaux 7.1 — Cinq UART, jusqu’à 5,0 Mbps chacun : – Fourniture d’une interface RS232 – Prise en charge du mode multidrop RS485 9 bits – L’un des cinq UART (UART1) prend en charge 8 fils tandis que les quatre autres prennent en charge 4- fil. Cela est dû à la limitation du SoC IOMUX, car toutes les adresses IP UART sont identiques. — Cinq eCSPI (CSPI amélioré) — Trois I2C, prenant en charge 400 kbit/s — Contrôleur Gigabit Ethernet (conforme à la norme IEEE1588), 10/100/10001 Mbps — Quatre modulateurs de largeur d’impulsion (PWM) — Contrôleur JTAG de système (SJC) — GPIO avec capacités d’interruption — Port clavier 8x8 (KPP) — Sony Philips Digital Interconnect Format (SPDIF), Rx et Tx — Deux contrôleurs de réseau (FlexCAN), 1 Mbps chacun
— Deux minuteries Watchdog (WDOG) — MUX AUDIO (AUDMUX) — MLB (MediaLB) fournit une interface aux réseaux MOST (150 Mbps) Les processeurs i.MX 6DualPlus/6QuadPlus intègrent une unité de gestion de l’alimentation et des contrôleurs avancés : • Fournir un PMU, y compris des alimentations LDO, pour les ressources sur puce • Utiliser un capteur de température pour surveiller la température de la puce • Prend en charge les techniques DVFS pour les modes basse consommation • Utilise la rétention d’état logiciel et le Power Gating pour Arm et MPE • Prend en charge différents niveaux de modes d’alimentation du système • Utilisation Les processeurs i.MX 6DualPlus/6QuadPlus utilisent des accélérateurs matériels dédiés pour répondre aux performances multimédia ciblées. L’utilisation d’accélérateurs matériels est un facteur clé pour obtenir des performances élevées à faible consommation d’énergie, tout en ayant le cœur du processeur relativement libre pour effectuer d’autres tâches. Les processeurs i.MX 6DualPlus/6QuadPlus intègrent les accélérateurs matériels suivants : • VPU : unité de traitement vidéo • IPUv3H : unité de traitement d’images version 3H (2 IPU) • GPU3Dv6 : unité de traitement graphique 3D (OpenGL ES 3.0) version 6 • GPU2Dv3 : unité de traitement graphique 2D (BitBlt) version 3 • GPUVG : unité de traitement graphique OpenVG 1.1 • 4 x PRE : moteur de prélecture et de résolution • 2 x PRG : joint de prélecture et de résolution • ASRC : convertisseur de fréquence d’échantillonnage asynchrone Les fonctions de sécurité sont activées et accélérées par le matériel suivant : • Arm TrustZone, y compris l’architecture TZ (séparation des interruptions, mappage de la mémoire, etc.) • SJC : System JTAG Controller. Protection de JTAG contre les attaques de port de débogage en régulant ou en bloquant l’accès aux fonctionnalités de débogage du système. • CAAM : module d’accélération et d’assurance cryptographiques, contenant 16 Ko de RAM sécurisée et un générateur de nombres vrais et pseudo-aléatoires (certifié NIST) • SNVS : stockage non volatile sécurisé, y compris une horloge en temps réel sécurisée • CSU : unité centrale de sécurité. Amélioration du module d’identification IC (IIM). Sera configuré lors du démarrage et par les eFUSE et déterminera le mode de fonctionnement du niveau de sécurité ainsi que la politique TZ. • A-HAB (Advanced High Assurance Boot) : HABv4 avec les nouvelles améliorations intégrées : SHA-256, clé RSA 2048 bits, mécanisme de contrôle de version, démarrage à chaud, CSU et initialisation TZ