FS32K118LAT0MLHT NXP

• Caractéristiques de fonctionnement
– Plage de tension : 2,7 V à 5,5 V
– Plage de température ambiante : -40 °C à 105 °C en mode HSRUN, -40 °C à 150 °C en mode RUN
• Arm™ Cortex-M4F/M0+ cœur, processeur 32 bits
– Prend en charge jusqu’à 112 MHz de fréquence (mode HSRUN) avec 1,25 Dhrystone MIPS par MHz
– Arm Core basé sur l’architecture Armv7 et Thumb-2® ISA
– Processeur de signal numérique (DSP) intégré
– Contrôleur d’interruption vectoriel imbriqué configurable (NVIC)
– Unité à virgule flottante (FPU) simple précision
• Interfaces d’horloge
– Oscillateur externe rapide (SOSC) de 4 à 40 MHz avec horloge d’entrée carrée externe CC jusqu’à 50 MHz en mode horloge externe
– Oscillateur RC interne rapide 48 MHz (FIRC)
– Oscillateur RC interne lent 8 MHz (SIRC)
– Oscillateur basse puissance 128 kHz (LPO)
– Jusqu’à 112 MHz (HSRUN) System Phased Lock Loop (SPLL)
– Jusqu’à 20 MHz TCLK et 25 MHz SWD_CLK
– Horloge externe du compteur temps réel 32 kHz (RTC_CLKIN)
• Gestion de l’alimentation
– Noyau Arm Cortex-M4F/M0+ basse consommation avec une excellente efficacité énergétique
– Contrôleur de gestion de l’alimentation (PMC) avec plusieurs modes d’alimentation: HSRUN, RUN, STOP, VLPR et VLPS. Remarque : Les écritures/effacements CSEc (sécurité) ou EEPROM déclencheront des indicateurs d’erreur en mode HSRUN (112 MHz) car ce cas d’utilisation n’est pas autorisé à s’exécuter simultanément. L’appareil devra passer en mode RUN (80 MHz) pour exécuter les écritures/effacements CSEc (sécurité) ou EEPROM.
– Horloge gating et fonctionnement basse consommation pris en charge sur des périphériques spécifiques.
• Mémoire et interfaces mémoire
– Jusqu’à 2 Mo de mémoire flash de programme avec ECC
– 64 KB FlexNVM pour la mémoire flash de données avec émulation ECC et EEPROM. Remarque : Les écritures/effacements CSEc (sécurité) ou EEPROM déclencheront des indicateurs d’erreur en mode HSRUN (112 MHz) car ce cas d’utilisation n’est pas autorisé à s’exécuter simultanément. L’appareil devra passer en mode RUN (80 MHz) pour exécuter les écritures/effacements CSEc (sécurité) ou EEPROM.
– Jusqu’à 256 Ko de SRAM avec ECC
– Jusqu’à 4 Ko de FlexRAM pour une utilisation comme émulation SRAM ou EEPROM
– Jusqu’à 4 Ko de cache de code pour minimiser l’impact sur les latences d’accès à la mémoire sur les performances
– QuadSPI avec support HyperBus™
• Analogique à signaux mixtes
– Jusqu’à deux convertisseurs analogique-numérique (CAN) 12 bits avec jusqu’à 32 entrées analogiques par module
– Un comparateur analogique (CMP) avec convertisseur numérique-analogique (DAC) 8 bits interne
• Fonctionnalité de débogage
– Serial Wire JTAG Debug Port (SWJ-DP) combine
– Debug Watchpoint and Trace (DWT)
– Instrumentation Trace Macrocell (ITM)
– Unité d’interface de port d’essai (TPIU)
– Patch Flash et unité de point d’arrêt (FPB)
• Interface homme-machine (IHM)
– Jusqu’à 156 broches GPIO avec fonctionnalité d’interruption
– Interruption non masquable (NMI)
• Interfaces de communication
– Jusqu’à trois modules LPUART/LIN (Low Power Universal Asynchronous Receiver/Transmitter) avec prise en charge DMA et faible disponibilité de consommation
– Jusqu’à trois modules LPSPI (Low Power Serial Peripheral Interface) avec prise en charge DMA et faible disponibilité de consommation
– Jusqu’à deux modules LPI2C (Low Power Inter-Integrated Circuit) avec prise en charge DMA et faible disponibilité de consommation
– Jusqu’à trois modules FlexCAN (avec prise en charge CAN-FD en option)
– Module FlexIO pour l’émulation de protocoles de communication et de périphériques (UART, I2C, SPI, I2S, LIN, PWM, etc.).
– Jusqu’à un Ethernet 10/100Mbps avec prise en charge IEEE1588 et deux modules d’interface audio synchrone (SAI).
• Sûreté et sécurité
– Cryptographic Services Engine (CSEc) met en œuvre un ensemble complet de fonctions cryptographiques telles que décrites dans la spécification fonctionnelle SHE (Secure Hardware Extension). Remarque : Les écritures/effacements CSEc (sécurité) ou EEPROM déclencheront des indicateurs d’erreur en mode HSRUN (112 MHz) car ce cas d’utilisation n’est pas autorisé à s’exécuter simultanément. L’appareil devra passer en mode RUN (80 MHz) pour exécuter les écritures/effacements CSEc (sécurité) ou EEPROM.
– Numéro d’identification unique (ID) 128 bits
– Code correcteur d’erreur (ECC) sur les mémoires flash et SRAM
– Unité de protection de la mémoire système (MPU système)
– Module de contrôle de redondance cyclique (CRC)
– Chien de garde interne (WDOG)
– Module de surveillance externe (EWM)
• Synchronisation et contrôle
– Jusqu’à huit modules FlexTimers (FTM) 16 bits indépendants, offrant jusqu’à 64 canaux standard (IC/OC/PWM)
– Une minuterie basse consommation (LPTMR) 16 bits avec contrôle de réveil flexible
– Deux blocs de retard programmables (PDB) avec système de déclenchement flexible
– Une minuterie d’interruption basse consommation (LPIT) 32 bits avec 4 canaux
– Compteur temps réel (RTC) 32 bits
•Colis
– QFN 32 broches, LQFP 48 broches, LQFP 64 broches, LQFP 100 broches, MAPBBA 100 broches, LQFP 144 broches, options de package LQFP 176 broches
• DMA 16 canaux avec jusqu’à 63 sources de requêtes utilisant DMAMUX